SOI Wafers

Kratak opis:

SOI wafer je struktura nalik sendviču sa tri sloja; Uključujući gornji sloj (sloj uređaja), sredinu ukopanog sloja kisika (za izolacijski sloj SiO2) i donju podlogu (veliki silicij). SOI pločice se proizvode SIMOX metodom i tehnologijom vezivanja pločica, što omogućava tanje i preciznije slojeve uređaja, ujednačenu debljinu i nisku gustinu defekata.

Pošaljite nam email

Detalji o proizvodu

Oznake proizvoda

SOI napolitanke(1)

Polje aplikacije

1. Integrisano kolo velike brzine

2. Mikrotalasni uređaji

3. Visokotemperaturni integrirani krug

4. Uređaji za napajanje

5. Integrisano kolo male snage

6. MEMS

7. Niskonaponsko integrirano kolo

Stavka		Argument
Sveukupno	Wafer Diameter 晶圆尺寸(mm)	50/75/100/125/150/200mm±25um
	Bow/Warp 翘曲度(	<10um
	Čestice 颗粒度(	0,3um<30ea
	Flats/Notch 定位边/定位槽	Flat or Notch
	Edge Exclusion 边缘去除 (mm)	/
Sloj uređaja 器件层	Tip sloja uređaja/Dopant 器件层掺杂类型	N-Type/P-Type B/ P/ Sb / As
	Orijentacija sloja uređaja 器件层晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Debljina sloja uređaja 器件层厚度(um)	0.1~300um
	Otpornost sloja uređaja 器件层电阻率 (ohm•cm)	0,001~100,000 ohm-cm
	Čestice sloja uređaja 器件层颗粒度(	<30ea@0.3
	Sloj uređaja TTV 器件层TTV(	<10um
	Završetak sloja uređaja 器件层表面处理	Polirano
BOX	Zakopana debljina termičkog oksida 埋氧层厚度(um)	50nm(500Å)~15um
Handle Layer 衬底	Rukovati tipom vafla/dopantom 衬底层类型	N-Type/P-Type B/ P/ Sb / As
	Rukovati orijentacijom vafla 衬底晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Rukovati otpornošću vafla 衬底电阻率 (om•cm)	0,001~100,000 ohm-cm
	Rukovati debljinom oblatne 衬底厚度(um)	>100um
	Handle Wafer Finish 衬底表面处理	Polirano
SOI pločice ciljnih specifikacija mogu se prilagoditi prema zahtjevima kupaca.